近期，Chiplet可謂是一級、二級半導體圈最火熱的名詞，沒有之一。

幾乎在每一個行業群，“Chiplet是什麼”、“Chiplet有什麼作用”、“Chiplet真的能發展起來嗎”、“Chiplet能用在車上嗎”都是多次重複出現的問題。

Chiplet，本質上是一個設計理念，它將不同工藝、不同功能的模組化晶片，透過封裝和互聯等方式，像拼接樂高積木一樣用封裝技術整合在一起，形成一顆晶片。

隨著資料量急劇增加，算力需求擴大。而硬體層面，採用先進工藝晶片的設計成本逐漸提高，每代製程節點升級所能帶來的效能提高幅度和功耗降低幅度減小，摩爾定律發展放緩，單芯片面積和效能出現設計瓶頸。

與傳統SoC方案相比，Chiplet可以將採用不同製程的芯粒彙集在一起，且由於芯粒可重複使用，設計靈活，能加快晶片設計公司的設計週期、降低設計成本，且大幅提高晶片效能。

Chiplet也被視為革新半導體產業生態的機會，被看作如同半導體產業從IDM走向設計-製造-封裝產業變革一樣重要的機遇。而對於受限於先進工藝高生產成本、設計難度、生產限制的企業而言，Chiplet也成為公司追求晶片更高效能的工具。

半導體產業鏈重構圖

據Omdia報告，2024年 Chiplet的市場規模將達到58億美元，2035年則會超過570億美元，Chiplet的全球市場規模將迎來快速增長。

早在2015年，Marvell就推出了Mochi可重用的模組化設計；2018年，AMD在伺服器CPU上率先使用了Chiplet設計；2021年，英特爾也宣佈2022年要在下一代CPU上將採用Chiplet設計。目前，國內地平線、壁仞科技等大算力晶片公司或表達了對Chiplet的興趣或推出了相關產品；芯原和芯動科技等IP供應商已推出實質的介面IP，對Chiplet的帶來躍躍欲試。

Marvell的嘗試，失敗於沒有統一的標準，難以推行。2022年3月，由英特、AMD、Arm等全球行業巨頭組建了UCIe聯盟，推動芯粒介面標準化，希望為Chiplet的發展，建立了統一的標準。

Chiplet發展涉及到整個半導體產業鏈，是一場生態變革，會影響到從 EDA廠商、晶圓製造和封裝公司、芯粒IP供應商、Chiplet產品及系統設計公司到Fabless設計廠商的產業鏈各個環節的參與者。

本次，36氪邀請了超摩科技聯合創始人、技術市場副總裁鄒桐；奎芯科技市場及戰略副總裁唐睿；奇異摩爾產品及解決方案副總裁祝俊東，分別從大算力晶片、介面晶片、Chiplet base die 等產品環節入手，共話Chiplet設計理念。

以下，為36氪“數字時氪”在8月24日“後摩爾時代，Chiplet是誰的機會”直播討論的紀要：

36氪：我們3家公司都在從不同的角度切入Chiplet，可以分別說一說公司的主業與Chiplet是怎樣結合的嗎？

唐睿：

奎芯科技是以高速互聯IP市場切入的，我也做個不恰當比喻，我們做IP的，其實更像是給晶片設計公司一個菜譜，告訴他怎麼做菜。Chiplet一個比較直接的方向，就是把我們所擁有的互聯IP整合在一個IO Die裡，之前AMD已經做出來成熟產品了。

我們的優勢在於做IO的IP，或者說高速互聯的IP，可以提供給晶片設計公司，幫助他加快產品迭代速度。

我們都知道先進工藝基本上已經到頭了，摩爾定律已經放緩了，舉一個例子，2013年我在蘋果做A9晶片的時候，用的是三星14nm的工藝，兩年前做AI晶片創業時，用的還是三星14nm工藝。究其原因，並不是因為三星14nm是最先進的，而是研發成本問題，創業公司要在研發成本和晶片效能上做一個平衡。

一些公司受成本影響，並沒有很好地享受到工藝演進的幫助。而Chiplet可以對採用先進工藝受限公司的產品效能做提升，我覺得這一塊是有幫助的。

三是說，我們是做IO的，IO以類比電路為主，我們只要滿足Spec就好，不一定要追求最先進工藝，可以就停在14、12nm製程，也能滿足最新協議的要求，作為IO公司，我們可以直接把IP做成Chiplet產品硬體化，提供給客戶。

鄒桐：

超摩科技是一個 以Chiplet為主要架構的CPU設計公司，我們能看到的最直接的借鑑例子，就是AMD在過去大概三四年左右時間，把整個CPU產品線，從伺服器端到桌面端全部、全面的Chiplet化了，帶來直接的產品競爭力的提升。

這個競爭力表現為它整體的核數、執行緒數、片上快取的提升，到它整個跑分數的提升，同時還獲得了整個產品量產和開發成本大幅降低，對我們來說，這個模式客觀講是非常成熟，非常值得借鑑的。所以我們一上來首先採用了這樣的一個架構去設計，就可以直接獲得產品本身的良率、開發成本、整合度和整體效能的提升，這些好處都能吃得著。

與此同時，

中國的CPU的市場還是一個群雄逐鹿的情況，除了AMD和英特，大家在一個群雄逐鹿的情況，有非常多的逆襲的市場現在還是空白，或者被一些歐美的SOC的公司佔據。

我們也看到了這樣一些包括16 核、32核級別的配置，在一些包括可能5g基站、FPGA方案裡CPU的機會。這些機會，實際上用我們的chiplet架構，使用同樣的一次的設計、流片，可以同時涵蓋資料中心和邊緣場景；整體來說，對於產品線技術研發的聚焦，研發和量產成本的大幅最佳化，整體更大規模產品市場的開啟，都非常有利。

祝俊東：

奇異摩爾是做芯粒和Base die的，chiplet有很多不同的模組，不同的模組代表不同的功能，最終會形成一個大的chiplet晶片。

從前的晶片，不管是採用2。5D還是3D封裝技術，die都在同一個平面上。但從全球角度來說，晶片已開始全面轉向3D化，也就是說晶片不再只侷限於一個平面，而是在三維空間上實現更高的效能、更高的算力密度。目前英特爾走在全球最前列，率先實現了2。5D到3D的技術轉變。

以造房子為例，原本的晶片就如同一個單獨的房間，Chiplet首先在平面維度上，把一個房間變成兩間、三間；接下來透過向上堆疊，讓一間房子逐漸發展為一幢樓房。如果把3DIC設計比作一幢樓房，一層是以通用功能為主的基礎設施。那麼，

奇異摩爾所做的，就是做這個核心的基礎設施的die，我們把它叫做base die，也就是3DIC的第一層，其中包括一些基礎的功能，以非核心運算單元為主

。

在一顆大晶片裡，除了如超摩所做的運算和CPU相關的晶片，還有很多非核心運算相關的模組，如模擬、通訊，介面類，這類模組不需要採用最先進的製程，我們把它放在非先進製程的base die裡，並把這些模組集合成一顆整個大的晶片。

我們的客戶主要是做各種大晶片的公司，我們把他們的運算單元、AI定製單元放在Base die裡，最後形成一顆可以適用於各個場景的晶片，同時我們也會做一些互聯的介面，互聯的IP以及互聯的lO die；不過我們不會做運算芯粒，這不符合我們的定位。

36氪：能說一說您對Chiplet概念的理解嗎，Chiplet設計理念有什麼優勢？

唐睿：

從狹義上說，Chiplet是小晶片或者說芯粒在封裝層面整合的解決方案。從整體上講，Chiplet是一次產業的變革，對產業鏈上IP公司、先進封裝公司、晶圓公司，都是一次革命性的變革。

鄒桐：

我覺得chiplet嚴格意義上講，是一個基礎方法論，是一種設計方法。大家利用先進封裝、互聯設計及chiplet芯粒，進行片間和片上互聯最佳化整合，來為晶片設計提供價值。此外，現在大家講到chiplet，一定會提到先進封裝和互聯，但這其實是裡面兩個非常重要的技術實現方式，chiplet的最終價值，是為真正的終端的產品提供更多的額外價值。有些類似於德州，玩家可以基於自己手上的底牌，與效能、成本、週期、供應、靈活性這5張檯面上的明牌相結合，找到最有價值的商業或者產品來切入。

祝俊東：

從本質上講，Chiplet就是將各種各樣的die拼接在一起。在現有的摩爾定律發展情況下，傳統計算機體系架構已無法滿足持續增進晶片效能的需求，急需新的架構支撐。新的架構將涉及軟體和硬體的雙重變革。

而Chiplet設計在幫助晶片增長算力的同時，還能提高互聯效能，讓不同的die像一個整體那樣工作。所以，怎樣透過新的架構，更好的利用Chiplet的優勢，並實現更高的效能，已成為chiplet的一大挑戰。

以拼樂高積木為例，想拼出一座房子，就需要提前規劃房子的設計、結構、用什麼樣的模組才能實現這座房子的拼搭。

Chiplet主要解決的是算力持續提升帶來的問題，適用於高效能計算領域，比如新一代資料中心，自動駕駛，甚至高效能的移動終端等對於算力需求越來越高的領域，而Chiplet能幫助這些領域解決算力持續提升帶來的問題。

第一個階段是解決持續提高同構計算的晶片算力，即針對傳統的CPU、GPU、AI，如何在不大幅提升成本的情況下持續增加晶片算力？

第二個階段是異構計算，由於異構計算很難在傳統的板級互聯情況下實現，這就要求所有運算單元中有一個更高速的互聯，讓多個晶片作為一個整體來實現軟硬體協同，即Chiplet

。目前業界都在期待Chiplet給高效能計算市場帶來更大的價值。

36氪：Chiplet在設計中會遇到什麼挑戰？

唐睿：

Chiplet的設計，主要會涉及架構上的變化，如果考慮到3D封裝，就會有更多架構上的變化，如有同構晶片、異構晶片。

AI和CPU是比較好拆分的，因為它有很多計算單元是重複的。但是GPU怎麼拆成Chiplet形態，就是一個很有挑戰的問題，包括一些純粹的ASIC,它可能有多通路，但是怎麼在架構上來拆分好，又不額外增加太多Die面積。這些都是要在架構上額外去考慮和設計的。

不過這既是挑戰也是機遇。也帶來一些在架構上演進，以前你可能想不到的設計機會，

比如因為架構比較單一，必須要用單Die CPU完成部分

明明是ASIC可以完成的事情，但是異構多Die的話，完全可以把這些事情交由專用的加速器完成，就

會提升一部分的效率

。所以這塊其實是一個非常大的課題。

對於我們IP公司來說，做Chiplet就是 IP的硬體化，IP硬體化從營收角度來說是大大增加了營收規模，但其實也增加了我們做產品的風險，以前我們只需要把IP賣出去，就掙到授權費了。但是如果我們做Chiplet die，就要去預測客戶產品的銷量，或者在不同客戶之間找一個共有的需求。這

對產品整體規劃的挑戰，包括以後對供應鏈把控的挑戰，是會相對大一點。

當然，本質上營收空間是大大打開了。畢竟，以前我賣菜譜，你做一次菜，我收一次錢，現在你菜裡有我的一份，我就可以一直收錢，只要你菜賣得好，我營收空間就大大增加了。

鄒桐：

我想從CPU的設計角度，或者說大晶片做chiplet要考慮的一些事情來說這件事。

第一個是說，chiplet怎麼切？切的邊界和規模要怎麼設定，來和最終應用場景的有效性銜接。因為每切開一次，每一個互聯都要稍微增加額外面積，額外功耗等，單一的增加影響不大，可是chiplet切的太小、太細，整個打系統整合起來，整體的一致性挑戰會比較大。所以怎麼定一個合適的規模和功能的邊界，其實和應用場景的特殊需求，以及因chiplet設計所要投入的額外成本和價值增量之間的都有很大關係，這是晶片設計者要從終端應用場景和技術實現度綜合要考慮的問題，這對每一個以Chiplet來做晶片設計實現的公司來說都是一個挑戰。

第二，chiplet不能只停留在設計階段，還要走到高效率量產階段。未來量產時，每一個chiplet的失效，都有可能會導致整體晶片的失效和損失。所以在整體chiplet的設計裡，怎麼從設計驗證到後面的測試等，將這些失效可能性儘可能在前置環節篩選出來，讓整體的產品製造性的良率和成本得到一個最優解，且測試成本和測試效率還不能比現有方式增加太多，以免降低產能和抬高測試成本，這也是一個根據應用場景和產品特性要綜合考慮的地方。

祝俊東：

除了唐總說的架構層面的挑戰，我認為還有很大的一個挑戰是EDA。3D封裝用的EDA和之前的是不太一樣的。但目前，EDA工具還在逐漸成熟的過程中，需要更多的經驗、測試、驗證來彌補它。

第二，散熱會是一個比較大的挑戰，特別是在3D化之後。現在的兩層3D結構散熱並不是一個太大的問題，兩層3D的散熱跟一層差別並不是很大，現階段可以透過架構設計、結構設計，包括一些被動散熱來解決。

但在未來，當多層3D架構走向3層、4層、5層，不斷向上疊的時候，將會帶來更多的熱的變化，會對整個結構、工藝，材料的設計帶來新的挑戰。當然，這個過程不會很快發生，但在未來5~10年，它一定會成為我們需要面臨的重要問題。

36氪：Chiplet發展需要EDA支援，但目前產品有限，且涉及到不同公司不同產品相容使用等問題。您認為EDA工具對Chiplet發展有哪些影響？

祝俊東：

EDA為架構和設計服務。這兩個層面，EDA都會帶來一些新的挑戰。

在現階段，3D EDA屬於一個大家正在發力的階段，還沒有完全成熟。早期我們會跟客戶一起設計架構、調整架構。我們團隊過去有很多大晶片的chiplet設計經驗，現階段，我們覺得這樣是一個比較好的解決方法。

同時在EDA工具的整個串聯上，隨著3DIC的發展，我們也會與產業鏈深度合作。我們做的產品在目前的行業中比較少見，是真正的3DIC Chiplet。其中，我們的Base die裡會包括很多不同的Function，並會輔以一些EDA工具，如自行研發的能支援3DIC模式的EDA工具，從而補充目前EDA裡一些可能不是那麼完善的部分，

我們透過這種方式來解決這些行業痛點，幫助我們的客戶更快更好地做出他們想要的晶片。

鄒桐：

我們當前還是在傳統工具上做整體Chiplet的設計，我們所用的的Chiplet種類不多，現在遇到的一些3D模擬工具需求，都可以用現有工具解決，當然整體效率肯定不如端到端打通的全流程工具效率高。

EDA本質也是一個要求較高準確度的效率工具，

所以未來chiplet領域的EDA的發展，還是要看當下chiplet設計裡有哪些關鍵的環節、技術特徵，或者工藝庫引數，是當前傳統工具裡不能覆蓋，或者說效率、準確度差得非常大的，在這個地方先發力，把欠缺的環節補上。

從這些關鍵點可能往兩端去延展，把整個的一條鏈條串起來，但整個EDA的發展，包括工藝和設計，以及未來架構演進，息息相關，它不是光靠單一工具自己發展的事情，要順著Chiplet整體生態發展，所以這件事情我的理解是，短期先解決要緊的和高價值的東西，長期大家跟著產品價值和產業趨勢持續滾動不斷迭代。

唐睿：

以我對EDA的理解，其實EDA和底層的物理結構是非常相關的，你設計複雜到什麼程度，要支援多少層，或者你做2。5d，需要怎麼的支援工具，都要根據物理狀況去做建模的，所以其實跟我們未來想達到3d封裝的規模其實是密切相關的。在目前這個階段，如果我們只是做幾層，增加的主要難度還是在如下兩點：

一塊難度是

在熱力學這邊，如果你要考慮各種package的影響，

要有一些新的工具去把端對端來打通，這塊目前的工具可能不是特別好。

那另一塊

，跨Die之間佈線還是非常規則的，物理上需要建模，但東西沒有那麼複雜

。我覺得總體上還是要根據封裝技術和工藝的演進，隨著整體IC的技術演進去催生EDA的進一步發展。

36氪：未來Chiplet對半導體生態帶來什麼影響？

鄒桐：

要看整個行業，它適應的趨勢性的整體的一個變化，包括未來經濟整體形勢發展，因為它的需求目前還是在高效能計算。如果整個全球的經濟能相對穩定，保持現在的增長，資料從低功耗的邊緣端逐漸的雲端，包括桌面級的生態去遷移，整個的高效能計算的趨勢還是會持續的往前演進和迭代，包括人類資訊化的程度越來越高，資訊的處理傳輸、儲存需求會越來越大，所以這個大趨勢我相信應該還是比較穩定的。

可能它有點類似於30年前，包括封測、代工業務，這樣一個半導體產業鏈拆分的變革時期

。那在下一個30年，因為中國有巨大的消費級的終端的市場，可能很多中國的很多企業，也能不能抓住這樣的一個轉型的機會，利用這樣一個轉身機會去實現一定程度的彎道超車。

唐睿：

Chiplet至少目前，主要用的領域還是資料中心晶片和車用晶片這種大晶片領域。雖說最近大家預測2023年全球半導體產業會有一個下滑，但下滑主要來自手機更新慢了，和消費類電子的下滑，但資料中心其實是沒有下滑的，車用晶片的需求更是上升的。

我覺得我們這些芯粒公司所處的賽道其實是沒有受影響的，是一片藍海，給我們提供了很大的發展空間。

Chiplet是一個跨時代技術，未來我們Chiplet賽道上可以創造出更多專業領域、專用的硬體化的解決方案，能更好為上層應用打造軟體定義的硬體，其實是更適合以後網際網路時代百花齊放這種異構整合的生態，我覺得未來對我們硬體公司、晶片公司來說，是一個美好的30年。

祝俊東：

Chiplet行業發展分幾個階段，第一階段是自身企業應用的閉環階段，現在已經很成熟了；

下一個階段，會演變為半開放的生態，在這個生態下，除了架構設計模式變化以外，還會帶來產業鏈的一些分工變化

。Chiplet會把這些分工變得更細，大家可以根據自身專長的領域去做更擅長的部分。從這個角度上來說，Chiplet會加速細分領域的效能資料以及技術的發展。因為大家都可以有更多的專注資源去投入專注的東西，讓這個產業可以更快的協同發展，國內會誕生一些更細分的做chiplet的相關企業。

最後，我認為，未來的細分領域的創新會越來越多，除了軟體創新以外，軟體定義硬體會變得越來越普及，在不同的細分賽道，會有越來越多的細分硬體的中小公司。

Chiplet的出現降低了創新的成本，從而極大加速了這些創新的發展，未來我們可能有越來越多，非常有特色的更好的晶片，並能用在不同的應用裡，我很期待這件事情的發生。

36氪：從產品端來思考，Chiplet的特點，會給產品應用帶來一些什麼改變？

唐睿：

從產品應用角度來說，Chiplet提供了一些靈活性，你在未來可以更靈活的去定義一些硬體，因為你可以做異構整合甚至於異質整合，像是把碳化矽也整合在一起，這就打開了整體的應用空間，特別是在車載這塊。

現在車載的應用非常變化多樣，電動車帶來一個巨大的變革，你現在開的車和5年前開的車完全可以說是兩部車，比如智慧座艙域，可能有一些遊戲的功能，也可能提供氛圍，這都增加了晶片的需求，特別是增加了不同型別的晶片需求，Chiplet能更好地支撐這種多變的應用需求。

鄒桐：

整個場景除了唐總剛才講到的非常多的優勢領域，實際上chiplet本身的特徵，如果簡單從應用角度去描述，你可以用非常快的節奏，可能遠低於原來的整體的開發成本，得到一些可能更高性價比的應用機會。

原來的傳統的設計方法，它的開發成本週期、產品的成熟度都非常長，成本非常高，所以大家去把它做產品化嘗試的動力就很低。那未來基於chiplet的特點，能大幅降低開發成本，且增加產品可能性、靈活性，除了這些機會的之外，還有我們現在所看到的，我們還沒有看到的，甚至我們現在只是存在於想象之中的、一些可能看起來天馬行空的想法，也許都有實現的可能。