近日，“烏合麒麟道歉”突然衝上熱搜榜首，起因竟然是國產晶片的爭論，這是怎麼回事呢？

1。首先簡單闡述一下事情經過吧

烏合麒麟前幾天轉發了兩條有關國產晶片取得突破的訊息，說為之“沸騰”。

第一條訊息，出自環球網新聞，說國產14nm晶片有望明年量產。

第二條訊息，某博主說華為海思研發晶片疊加技術，兩個14nm晶片疊加可以達到7nm晶片的效果。

然後，這兩則訊息引起全網熱議，有網友指出兩條訊息都不現實，烏合麒麟就和他們爭論起來，爭論範圍越來越大，言論甚至發展到了說“烏合麒麟造謠”“烏合麒麟阻礙中國晶片發展”等地步。

所以就有了“烏合麒麟道歉”的事件，以及後續的“收回道歉宣告”事件。

2。晶片疊加技術有沒有1+1≥2的可能？

其實爭論的焦點在於14nm晶片疊加到底能不能比肩7nm，有沒有實現1+1≥2的可能？

由於華為尚未完全公佈雙芯疊加內容，本文也不做猜測，一切以實際情況為主。

但就晶片疊加技術而言，如果是簡單將兩個核心封裝在一起，由於電晶體密度和功耗並無變化，在實際應用中很可能因為功耗的限制而無法達到將效能提升兩倍的結果，尤其是應用於手機這類內部空間狹窄的電子產品而無法新增強大散熱裝置的情況下，效能提升將更為有限。

3。國外如何看待晶片疊加技術？

Intel和AMD曾採用過類似晶片疊加的封裝技術，結果是效能遠無法達到預期，反而因為功耗過高而逐漸被市場淘汰，如今Intel和AMD都已經展開更新的技術研究。

Intel的Foveros 封裝技術採用 3D 堆疊來實現邏輯對邏輯的整合。這為設計人員提供了極大的靈活性，從而在新裝置外形要素中混搭使用技術 IP 塊與各種記憶體和輸入/輸出元素。產品可以分解成更小的晶片，而輸入/輸出、SRAM 和功率傳輸電路被裝配到基礎晶片中，而高效能邏輯晶片則堆疊在頂層。

AMD的3D chiplet封裝技術突破性地將AMD創新晶片架構與3D堆疊技術相結合，並採用了業界領先的混合鍵合方法，可提供超過2D 晶片200倍的互連密度，與現有的3D封裝解決方案相比，密度可達15倍以上。與目前的3D解決方案相比，這項行業前沿的技術能耗更低，是超靈活的活性矽堆疊技術。

我們不得不承認，現階段我國晶片設計，確實存在短板，我們既要認清事實，也要保持樂觀自信的態度，儘管距離世界先進工藝還有一定差距，但是國產晶片崛起的速度也是不容忽視，對國外晶片巨頭產生了實質的威脅。那麼，你覺得國產晶片彎道超車還需要多久？

部分圖片來自網路，如有侵權請聯絡刪除